浅谈ATE PCIe 测试 --4_专业集成电路测试网-芯片测试技术-ic test

高速数字通信技术日新月异，传统NRZ（非归零码）已逐渐难以满足更高数据速率的需求，PAM4（四电平脉冲幅度调制）编码应运而生，成为PCIe 6.0+、DDR5、400G/800G以太网等新一代接口的关键技术。然而，PAM4在提升传输效率的同时，也带来了更复杂的信号完整性挑战。

本文将从基础原理出发，系统介绍：
· PAM4编码原理及其与NRZ的对比
· 格雷码在PAM4中的应用
· 无线通信中的QPSK（四相相移键控）及其与PAM4的异同
· PCIe测试中PAM4的关键失效模式与根因分析方法

希望通过本文的梳理，帮助工程师更深入地理解PAM4技术，并在实际测试中更高效地定位问题。

一、PAM4编码原理及其与NRZ的对比

1. PAM4编码原理

PAM4（4-Level Pulse Amplitude Modulation，四电平脉冲幅度调制）是一种用4个不同电压电平传输数据的技术。
· 1个符号 = 2个比特（00、01、10、11），而NRZ是1符号=1比特。
· 4个电压电平分别代表不同的数据组合：

o 电平0 → 00（最低电压）
o 电平1 → 01
o 电平2 → 10
o 电平3 → 11（最高电压）

优点：
✅ 传输效率翻倍：相同符号率下，PAM4的速率是NRZ的2倍（比如28Gbaud PAM4 = 56Gbps NRZ）。
✅ 节省带宽：适合高速数据传输（如400G/800G以太网）。

缺点：
❌ 更容易受噪声影响：电平间隔更小，信号容易受干扰。
❌ 需要更强的纠错技术（如FEC前向纠错）。

2. NRZ编码原理

NRZ（Non-Return-to-Zero，不归零码）是最简单的数字编码方式，用2个电平表示数据：
· 高电平 = 1
· 低电平 = 0

优点：
✅ 抗干扰能力强（电平间隔大，噪声影响小）。
✅ 实现简单，功耗低。

缺点：
❌ 传输效率低（1符号=1比特），高速率时需要更高的时钟频率。

3. PAM4 vs NRZ 对比表

特性	NRZ（不归零码）	PAM4（4电平脉冲幅度调制）
电平数	2电平（0/1）	4电平（00/01/10/11）
符号速率	1 bit/符号	2 bits/符号
带宽效率	低（1x）	高（2x）
抗噪声能力	强（高低电平差距大）	弱（电平间隔小，易受干扰）
典型应用	PCIe Gen1-Gen3, USB 3.0	PCIe Gen4-Gen6, DDR5, 400G以太网

4.为何行业需要PAM4 而非NRZ

香农-哈特利定理描述了信道容量（Channel Capacity）的理论上限，即在给定带宽和信噪比（SNR）条件下，无差错传输的最大数据速率是有限的。公式如下：

C=B*log⁡2(1+SNR)

· C信道容量（bps，比特/秒）
· B：信道带宽（Hz）
· SNR：信噪比（Signal-to-Noise Ratio）

由香农定理可知，提高数据速率或信道容量的方式：
1. 增加带宽 B（带宽资源有限）
2. 提高信噪比SNR（受所选硬件和噪声限制）
3. 采用更高阶调制（如PAM4），在相同带宽下传输更多比特。

NRZ像“单车道高速路”——车少时畅通，但车流量（数据速率）上限低。
PAM4像“双车道高速路”——通过更复杂的交通管理（DSP技术），在相同道路（带宽）下允许更多车辆（数据）通过。

故在追求“速度”的时代，PAM4是更优选择！

二、格雷码介绍及其在PAM4中的应用

1. 格雷码（Gray Code）简介

格雷码（Gray Code），又称循环码或反射二进制码，是一种相邻数值仅有一位变化的二进制编码方式。它的核心特点是：
· 减少跳变错误：在信号传输或状态切换时，相邻符号仅改变1个比特，降低因多比特跳变导致的瞬时错误。
· 应用场景：常用于数字通信、ADC/DAC转换、旋转编码器等需要减少瞬态误差的场合。

特点：
· 相邻数值的格雷码只有1位变化（如3→4：010→110），而标准二进制可能多位跳变（011→100，3位全变）。
· 抗干扰优势：在高速信号或模拟-数字转换中，减少因电平切换不同步导致的错误。

2. 格雷码在PAM4中的应用

在PAM4调制中，数据以4个电平传输（00, 01, 10, 11），但直接使用标准二进制编码可能导致以下问题：
· 相邻电平跳变风险：例如从01（电平1）→10（电平2），标准二进制编码需要两位变化（01→10），若两位不同步，可能短暂误判为00或11。
· 噪声敏感：PAM4本身电平间隔小，多比特跳变会进一步增加误码率。
·
格雷码的解决方案：

将PAM4的符号映射改为格雷码编码，确保相邻电平仅1比特变化，例如：

电平	标准二进制	格雷码映射
0	00	00
1	01	01
2	10	11
3	11	10

映射逻辑：
· 00（电平0）→ 00
· 01（电平1）→ 01
· 10（电平2）→ 11（仅最高位变化）
· 11（电平3）→ 10（仅最低位变化）

优势：

1. 降低误码率：

o 例如电平1→电平2的跳变，标准二进制是01→10（两位变化），而格雷码是01→11（仅1位变化），减少因时序偏差导致的错误。

2. 简化接收端判决：

o 在存在噪声时，相邻电平的格雷码差异更小，判决电路更容易纠错。

3. 兼容FEC技术：

o 格雷码的误码集中在相邻符号，与前向纠错（FEC）结合更高效。

三、QPSK VS PAM4

QPSK（Quadrature Phase-Shift Keying，正交相移键控） 是一种数字调制技术，通过改变载波信号的相位来传输数据。它将每 2 比特 映射到 4 种不同的相位（0°, 90°, 180°, 270°），从而实现更高的频谱效率。

1. QPSK 基本原理

· 1 符号 = 2 比特（00, 01, 10, 11），对应 4 种相位：

o 00 → 0°（或 45°）
o 01 → 90°（或 135°）
o 10 → 180°（或 225°）
o 11 → 270°（或 315°）

· 调制方式：

o I 路：cos(ωt)
o Q 路：sin(ωt)
o 采用 I（In-phase）和 Q（Quadrature）两路正交载波：
o 数据比特流分成 I 和 Q 两路，分别调制后相加，形成 QPSK 信号。

2. QPSK 特点

✅ 带宽效率高（1 符号 = 2 比特，比 BPSK 高 1 倍）
✅ 抗噪声能力较强（相位调制对幅度噪声不敏感）
✅ 适合无线通信（如 5G、Wi-Fi、卫星通信）
❌ 需要相干解调（需载波同步，硬件较复杂）
❌ 对相位噪声敏感（需精确的时钟恢复）

3. QPSK vs PAM4

特性	QPSK	PAM4
抗噪声能力	强（相位变化对噪声不敏感）	弱（幅度易受信道损耗和噪声影响）
带宽效率	高（1符号=2比特）	高（1符号=2比特）
实现复杂度	较高（需相干解调，I/Q两路处理）	较低（只需幅度判决，单路处理）
功耗	较高（需要载波恢复和相位同步）	较低（无需相位跟踪）
适用场景	无线通信（5G、卫星）、长距光通信	高速有线通信（SerDes、400G以太网）
对信道损耗敏感性	低（相位调制抗衰减强）	高（幅度调制受衰减影响大）

四、PCIe测试中PAM4的关键失效模式与根因分析

1.PAM在PCIe测试中的应用

PCIe从 Gen4（16 GT/s）开始采用PAM4调制（4电平脉冲幅度调制），取代传统的NRZ（PAM2），以实现更高带宽效率。

关键应用场景：
1. 信号完整性测试

o 眼图高度/宽度：PAM4眼图分为3个“眼”（Top/Middle/Bottom），需分别验证。
o 线性度（Linearity）：确保电平间隔均匀，避免非线性失真。
o PAM4通过4个电平（-3, -1, +1, +3）传输2比特/符号，但信噪比（SNR）要求更高，需测试：
o 测试工具：高速示波器（如Keysight Infiniium）、误码率测试仪（BERT）。

2. 均衡（EQ）校准

o CTLE（连续时间线性均衡）：补偿高频损耗。
o DFE（判决反馈均衡）：消除码间干扰（ISI）。
o FFE（前馈均衡）：预加重信号高频分量。
o PAM4对通道损耗更敏感，需动态调整：
o
3. 抖动和噪声容忍度测试

o TJ（总抖动）：需满足PCIe标准（如Gen5要求TJ < 0.15 UI）。
o 噪声容限：通过注入噪声测试误码率（BER）是否≤1E-12。
o PAM4对抖动（RJ/DJ）和噪声（如电源噪声）更敏感，需验证：

4. 协议层兼容性测试

o 验证LTSSM（链路训练状态机）是否能正确协商PAM4模式（如Gen4/Gen5的速率切换）。

2.PAM4在PCIe中的主要失效模型

1. 信号完整性失效

· 失效表现：

o 眼图闭合（Middle Eye塌陷）、误码率（BER）超标。
o 链路降速（如从Gen5 PAM4回退到Gen3 NRZ）。

· Root Cause：

o PCB设计缺陷：阻抗不匹配（≠100Ω差分）、插入损耗过大（如板材选用不当）。
o SerDes性能不足：PAM4线性度差（电平间隔不均）、均衡器未校准。
o 电源噪声：PDN（电源分配网络）设计不良导致信号抖动。

2. 均衡（EQ）失效

· 失效表现：

o 接收端无法正确解码符号（如误判电平）。
o 链路训练失败（LTSSM卡在Polling或Configuration状态）。

· Root Cause：

o CTLE/DFE参数配置错误：未适配通道损耗特性。
o PMA固件缺陷：均衡算法未优化（如未考虑PAM4多电平特性）。

3. 时钟恢复失败

· 失效表现：

o CDR（时钟数据恢复）失锁，数据采样偏移。
o 高误码率（BER）或链路不稳定。

· Root Cause：

o 参考时钟抖动过大（如REFCLK的相位噪声超标）。
o PAM4符号间干扰（ISI）导致时钟恢复困难。

4. 协议层协商失败

· 失效表现：

o 设备无法识别PAM4模式，强制降速至NRZ。
· Root Cause：

o 固件兼容性问题：未正确实现PCIe Gen4/Gen5的PAM4协商流程。
o LTSSM状态机缺陷：在速率切换时触发异常复位。

3.Root Cause定位方法

1. 电气层分析

· 工具：示波器（眼图、抖动分析）、VNA（S参数）、BERT。

· 步骤：

1. 测量PAM4眼图的3个眼高/眼宽，确认是否满足标准（如Gen5 Middle Eye高度≥20mV）。
2. 检查S参数（插入损耗/回波损耗），定位PCB通道瓶颈。
3. 注入PRBS码型，通过BERT分析误码分布（判断是否为特定电平错误）。

2. 均衡器调试

· 方法：

o 动态调整CTLE/DFE参数，观察眼图改善情况。
o 使用PCIe协议分析仪捕获LTSSM日志，确认均衡训练是否完成。

3. 协议层诊断

· 工具：PCIe协议分析仪（如Teledyne LeCroy、Keysight）。

· 步骤：

1. 捕获LTSSM状态转换，检查是否在PAM4模式下进入L0状态。
2. 分析错误注入测试的响应（如ECRC错误重传机制）。

4. 电源噪声分析

· 工具：电源噪声探头、频谱分析仪。

· 步骤：

o 测量3.3V/12V电源纹波（需≤±3%）。
o 检查PDN阻抗曲线，确认高频段（>100MHz）是否低阻抗。

5. 硅后调试（Post-Silicon）

· 方法：

o 扫描PMA寄存器，确认均衡参数是否与仿真一致。
o 对比Golden Sample数据，定位硬件差异。

五、典型案例分析

案例1：PAM4 Middle Eye塌陷

· 现象：Gen5链路误码率1E-8，Middle Eye高度仅10mV。
· Root Cause：PCB的TX走线插入损耗超标（@16GHz损耗＞12dB）。
· 解决：更换低损耗板材（如Megtron 6），优化走线长度。

案例2：均衡训练失败

· 现象：LTSSM在Configuration状态超时。
· Root Cause：DFE初始参数过于激进，导致收敛失败。
· 解决：更新PMA固件，调整DFE步进值。

PAM4技术正在重塑高速接口的测试方法论，从PCIe到DDR，从以太网到光通信，其应用场景不断扩展。然而，多电平带来的测试挑战也要求工程师掌握更精细的信号分析手段。

下期预告：PCIe系列最后一篇：PCIe 相关channel Package及ATE LoadBoard 设计约束，包括：
· PCIe封装布局对测试结果影响与优化建议
· ATE LoadBoard 设计中的关键注意事项

欢迎各位同行在评论区分享您在PAM4测试中的实战经验或困惑，让我们共同攻克高速测试的技术难关！

搜索

热门标签: